主存储器--中文百科全书

发展简介

主存储器一般採用半导体存储器，与辅助存储器相比有容量小、读写速度快、价格高等特点。电脑中的主存储器主要由存储体、控製线路、地址暂存器、资料暂存器和地址解码电路五部分组成。

从70年代起，主存储器已逐步採用大规模积体电路构成。用得最普遍的也是最经济的动态随机存储器晶片(DRAM)。1995年集成度为64Mb(可存储400万个汉字)的DRAM晶片已经开始商业性生产，16MbDRAM晶片已成为市场主流产品。DRAM晶片的存取速度适中，一般为50~70ns。有一些改进型的DRAM，如EDO DRAM(即扩充资料输出的DRAM)，其性能可较普通DRAM提高10%以上，又如SDRAM(即同步DRAM)，其性能又可较EDO DRAM提高10%左右。1998年SDRAM的后继产品为SDRAMⅡ(或称DDR，即双倍资料速率)的品种已上市。在追求速度和可靠性的场合，通常採用价格较贵的静态随机存储器晶片(SRAM)，其存取速度可以达到了1~15ns。无论主存採用DRAM还是SRAM晶片构成，在断电时存储的信息都会"丢失"，因此电脑设计者应考虑发生这种情况时，设法维持若干毫秒的供电以储存主存中的重要信息，以便供电恢复时电脑能恢复正常运行。鑒于上述情况，在某些套用中主存中存储重要而相对固定的程式和资料的部分採用"非易失性"存储器晶片(如EPROM，快闪存储晶片等)构成;对于完全固定的程式，资料区域甚至採用唯读存储器(ROM)晶片构成;主存的这些部分就不怕暂时供电中断，还可以防止病毒侵入。

技术指标

指标含义表现单位

存储容量在一个存储器中可以容纳的存储单元总数存储空间的大小字数，位元组数

KINGXCON(金士刚)DDR2-533

存取时间啓动到完成一次存储器操作所经历的时间主存的速度 ns

存储周期连续啓动两次操作所需间隔的最小时间主存的速度 ns

存储器频宽单位时间裏存储器所存取的信息量, 它是衡量资料传输速率的重要技术指标，单位是b∕s( 位/秒)或B∕S(位元组/秒)。

存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个位元组的单元，称为位元组存储单元，相应的地址称为位元组地址。如果电脑中可编址的最小单位是字存储单元，则该电脑称为按字编址的电脑。如果电脑中可编址的最小单

位是位元组，则该电脑称为按位元组编址的电脑。一个机器字可以包含数个位元组，所以一个存储单元也可以包含数个能够单独编址的位元组地址。例如，PDP-11系列电脑，一个16位二进位的字存储单元可存放两个位元组，可以按字地址定址，也可以按位元组地址定址。当用位元组地址定址时，16位的存储单元佔两个位元组地址。

电镀金工艺的记忆体金手指

容量

在一个存储器中容纳的存储单元总数通常称为该存储器的存储容量。存储容量用字数或位元组数(B)来表示，如64K字，512KB，10MB。外存中为了表示更大的存储容量，採用MB，GB，TB等单位。其中1KB=2^10B，1MB=2^20B，1GB=2^30B，1TB=2^40B。B表示位元组，一个位元组定义为8个二进位位，所以电脑中一个字的字长通常为8的倍数。存储容量这一概念反映了存储空间的大小。

时间

又称存储器访问时间或读∕写时间，是指从啓动一次存储器操作到完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操作完成，将资料读入资料缓沖暂存器为止所经历的时间，即为存储器存取时间。

周期

是指连续啓动两次独立的存储器操作(如连续两次读操作)所需间隔的最小时间。通常，存储周期略大于存储时间，其时间单位为ns

产品分类

RAM是构成记忆体的主要部分，其内容可以根据需要随时按地址读出或写入，以某种电触发器的状态存储，断电后信息无法储存，用于暂存资料，又可分为DRAM和SRAM两种。RAM一般使用动态半导体存储器件(DRAM)。因为CPU工作的速度比RAM的读写速度快，所以CPU读写RAM时需要花费时间等待，这样就使CPU的工作速度下降。人们为了提高CPU读写程式和资料的速度，在RAM和CPU之间增加了高速快取(Cache)部件。Cache的内容是随机存储器(RAM)中部分存储单元内容的副本。

ROM是唯读存储器，出厂时其内容由厂家用掩膜技术写好，只可读出，但无法改写。信息已固化在存储器中，一般用于存放系统程式BIOS和用于微程式控製。

PROM是可程式ROM，只能进行一次写入操作(与ROM相同)，但是可以在出厂后，由使用者使用特殊电子设备进行写入。

EPROM是可擦除的PROM，可以读出，也可以写入。但是在一次写操作之前必须用紫外线照射，以擦除所有信息，然后再用EPROM编程器写入，可以写多次。

EEPROM是电可擦除PROM，与EPROM相似，可以读出也可写入，而且在写操作之前，不需要把以前内容先擦去，能够直接对定址的位元组或块进行修改。

闪速存储器(Flash Memory)，其特徵介于EPROM与EEPROM之间。闪速存储器也可使用电信号进行快速移除操作，速度远快于EEPROM。但不能进行位元组级别的移除操作，其集成度高于EEPROM。

连线控製

容量扩展

由于存储晶片的容量有限，主存储器往往要是由一定数量的晶片构成的位扩展:位扩展是指只在位数方面扩展(加大字长)，而晶片的字数和存储器的字数。位扩展的连线方式是将各存储晶片的地址线、片选线和读写线相应地并联起来，而将各晶片的资料线单独列出字扩展:字扩展是指仅在字数方面扩展，而位数不变。字扩展将晶片的地址线、资料线、读写控製线并联，而片选信号来区分各个晶片字和位同时扩展:当构成一个容量较大的容器时，往往需要在字数方向和位数方向上同时扩展。

模型

晶片片选

CPU要实现对存储单元的访问，首先要选择存储晶片，即进行片选;然后再从选中的晶片中依地址码选择出相应的存储单元，以进行资料的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储晶片的地址输入端，而存储晶片的片选信号则大多是通过高位地址解码后产生的。

构造图

线选法:

线选法就是用除片内定址外的高位地址线直接分别接至各个存储晶片的片选端，当某地址线信息为0时，就选中与之对应的存储晶片。这些片选地址线每次定址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个晶片。线选法不能充分利用系统的存储器空间，把地址空间分成了相互隔离的区域，给编程带来了一定困难。

全解码法:

全解码法将除片内定址外的全部高位地址线都作为地址解码器的输入，解码器的输出作为各晶片的片选信号，将它们分别接到存储晶片的片选端，以实现对存储晶片的选择。全解码法的优点是每片晶片的地址範围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全解码法对解码电路要求较高。

部分解码法:所谓部分解码法即用除片内定址外的高位地址的一部分来解码产生片选信号，部分解码法会产生地址重叠。

连线方法

主存与CPU之间的硬连线:主存与CPU的硬连线有三组连线:地址汇流排(AB)、资料汇流排(DB)和控製汇流排(CB)。把主存看作一个黑盒子，存储器地址暂存器(MAR)和存储器资料暂存器(MDR)是主存和CPU之间的接口。MAR可以接收由程式计数器(PC)的指令地址或来自运算器的运算元的地址，以确定要访问的单元。MDR是向主存写入资料或从主存读出资料的缓沖部件。MAR和MDR从功能上看属于主存，但通常放在CPU内。

CPU对主存的基本操作:CPU对主存进行读写操作时，首先CPU在地址汇流排上给出地址信号，然后发出相应的读写命令，并在资料汇流排上交换信息。读写基本操作如下:

模拟图

读:读操作是指从CPU送来的地址所指定的存储单元中取出信息，再送给CPU，其操作过程如下:

地址-->MAR--ABCPU将地址信号送至地址汇流排

发读命令

WaitForMFC等待存储器工作完成信号

M(MAR)-->DB-->MDR读出信息经资料汇流排至CPU

写:写操作是指将要写入的信息存入CPU所指定的存储单元中，其操作过程是:

地址-->MAR-->ABCPU将地址信号送至地址汇流排

资料-->MDR-->DBCPU将要写入的资料送至资料汇流排

发写命令

WaitForMFC等待存储器工作完成信号

CPU与主存之间的速度匹配:同步存储器读取和非同步存储器读取。

非同步存储器读取:CPU和主存间没有统一的时锺，由主存工作完成信号(MFC)通知CPU"主存工作已完成"。

同步存储器读取:CPU和主存採用统一时锺，同步工作，因为主存速度较慢，所以CPU与之配合必须放慢速度，在这种存储器中，不需要主存工作完成信号。

套用技术

快速读写

快速页式工作技术(动态存储器的快速读写技术):读写动态存储器同一行的资料时，其行地址第一次读写时锁定后保持不变，以后读写该行多列中的资料时，仅锁存列地址即可，省去了锁存行地址的时间，加快了主存储器的读写速度。

EDO(ExtendedDataOut)技术:在快速页式工作技术上，增加了资料输出部分的资料锁存线路，延长输出资料的有效保持时间，从而地址信号改变了，仍然能取得正确的读出资料，可以进一步缩短地址送入时间，更加快了主存储器的读写速度。

并行读写

是指在主存储器的一个工作周期(或较长)可以读出多个主存字所採用的技术。

方案1:一体多字结构，即增加每个主存单元所包括的资料位，使其同时存储几个主存字，则每一次读操作就同时读出了几个主存字。

方案2:多体交叉编址技术，把主存储器分成几个能独立读写的、字长为一个主存字的主体，分别对每一个存储体进行读写;还可以使几个存储体协同运行，从而提供出比单个存储体更高的读写速度。

有两种方式进行读写:

1在同一个读写周期同时啓动所有主存体读或写。

2让主存体顺序地进行读或写，即依次读出来的每一个存储字，可以通过资料汇流排依次传送走，而不必设定专门的资料缓沖暂存器;其次，就是採用交叉编址的方式，把连续地址的几个存储字依次分配在不同的存储体中，因为根据程式运行的局部性特徵，短时间内读写地址相邻的主存字的概率更大。

主存储器

资料传送

所谓成组资料传送就是地址汇流排传送一次地址后，能连续在资料汇流排上载送多个资料。而原先是每传送一次资料要使用两个时锺周期:先送一次地址，后跟一次资料传送，即要传送N个资料，就要用2N个汇流排时锺周期，成组资料传送方式只用N+1个汇流排时锺周期。

实现成组资料传送方式，不仅CPU要支持这种运行方式，主存也能提供足够高的资料读写速度，这往往通过主存的多体结构、动态存储器的EDO支持等措施来实现。

动静态

静态

教学电脑的记忆体储器组成与设计

(1)静态存储器的存储原理和晶片内部结构(P207)

(2)教学电脑内存储器的组成与设计

地址汇流排:记为AB15~AB0,统一由地址暂存器AR驱动，地址暂存器AR只接收ALU输出的信息。

控製汇流排:控製汇流排的信号由解码器74LS139给出，功能是指出汇流排周期的类型:

(1)记忆体写周期用MMW信号标记

(2)记忆体读周期用MMR信号标记

动态

动态存储器的定期重新整理:在不进行读写操作时，DRAM存储器的各单元处于断电状态，由于漏电的存在，储存在电容CS上的电荷会慢慢地漏掉，为此必须定时予以补充，称为重新整理操作。

(1)动态存储器的组成:由单个MOS管来存储一位二进位信息。信息存储在MOS管的源极的寄生电容CS中。

写资料时:字线为高电平，T导通。

写"1"时，位线(资料线)为低电平，VDD(电源)将向电容充电

写"0时，位线(资料线)为高电平，若电容存储了电荷，则将会使电容完成放电，就表示存储了"0"。

读资料时:先使位线(资料线)变为高电平，当字线高电平到来时T导通，若电容原存储有电荷(是"1")，则电容就要放电，就会使资料线电位由高变低;若电容没有存储电荷(是"0")，则资料线电位不会变化。检测资料线上电位的变化就可以区分读出的资料是1还是0。

注意

①读操作使电容原存储的电荷丢失，因此是破坏性读出。为保持原记忆内容，必须在读操作后立刻跟随一次写入操作，称为预充电延迟。

②向动态存储器的存储单元提供地址，是先送行地址再送列地址。原因就是对动态存储器必须定时重新整理(如2ms)，重新整理不是按字处理，而是每次重新整理一行，即为连线在同一行上所有存储单元的电容补充一次能量。

③在动态存储器的位线上读出信号很小，必须接读出放大器，通常用触发器线路实现。

④存储器晶片内部的行地址和列地址锁存器分先后接受行、列地址。

⑤RAS、CAS、WE、Din、Dout时序关系

主存最佳化

市场上并不缺少提高资料存储效率的新技术，然而这些新技术绝大多数都是关注备份和存档的，而非主存储。但是，当企业开始进行主存储资料缩减时，对他们来说，了解主存储最佳化所要求的必要条件十分重要。

主存储，常常被称为1级存储，其特征是存储活跃资料――即经常被存取并要求高性能、低时延和高可用性的资料。主存储一般用于支持关键任务套用，如资料库、电子邮件和交易处理。大多数关键套用具有随机的资料取存模式和不同的取存要求，但它们都生成机构用来运营它们的业务的大量的资料。因此，机构製作资料的许多份拷贝，复製资料供分布使用，库存资料，然后为安全储存备份和存档资料。

绝大多数资料是起源于主资料。随着资料存在的时间增加，它们通常被迁移到二级和三级存储储存。因此，如果机构可以减少主资料存储佔用空间，将能够在资料生命期中利用这些节省下来的容量和费用。换句话说，更少的主存储佔用空间意味着更少的资料复製、库存、存档和备份。

尝试减少主存储佔用空间存储管理人员可以考虑两种减少资料的方法:即时压缩和资料去重。

直到不久前，由于性能问题，资料压缩一直没有在主存储套用中得到广泛套用。然而，Storwize等厂商提供利用即时、随机存取压缩/解压技术将资料佔用空间压缩15:1的解决方案。更高的压缩率和即时性能使压缩解决方案成为主存储资料缩减的可行的选择。

在备份套用中广泛採用的资料去重技术也在被套用到主存储。目前为止，资料去重面临着一大挑战，即资料去重处理是离线处理。这是因为确定数量可能多达数百万的档案中的多余的资料块需要大量的时间和存储处理器做大量的工作，因此非常活跃的资料可能受到影响。当前，推出资料去重技术的主要厂商包括NetApp、Data Domain和OcarinaNetworks。

主存部署

零性能影响

与备份或存档存储不同，活跃资料集的性能比能够用某种形式的资料缩减技术节省的存储容量更为关键。因此，选择的资料缩减技术必须不影响到性能。它必须有效和简单;它必须等价于"拨动一个开关，就消耗更少的存储"。

活跃存储缩减解决方案只在需要去重的资料达到非活跃状态时才为活跃存储去重。换句话说，这意味着实际上只对不再被存取但仍储存在活跃存储池中的档案――近活跃存储级――进行去重。

去重技术通过建议只对轻I/O工作负载去重来避免性能瓶颈。因此，IT基础设施的关键组件的存储没有得到最佳化。资料库排在关键组件清单之首。由于它们是1级存储和极其活跃的组件并且几乎始终被排除在轻工作负载之外，去重处理从来不分析它们。因此，它们在主存储中佔据的空间没有得到最佳化。

另一方面，即时压缩系统即时压缩所有流经压缩系统的资料。这导致节省存储容量之外的意外好处:存储性能的提高。当所有资料都被压缩时，每个I/O请求提交的资料量都有效地增加，硬碟空间增加了，每次写和读操作都变得效率更高。

实际结果是佔用的硬碟容量减少，整体存储性能显着提高。

主存储去重的第二个好处是所有资料都被减少，这实现了包括资料库在内的所有资料的容量节省。尽管Oracle环境的即时资料压缩可能造成一些性能问题，但迄今为止的测试表明性能提高了。

另一个问题是对存储控製器本身的性能影响。人们要求今天的存储控製器除了做伺服硬碟外，还要做很多事情，包括管理不同的协定，执行复製和管理快照。再向这些功能增加另一个功能可能会超出控製器的承受能力――即使它能够处理额外的工作负载，它仍增加了一个存储管理人员必须意识到可能成为潜在I/O瓶颈的过程。将压缩工作交给外部专用设备去做，从性能问题中消除了一个变数，而且不会给存储控製器造成一点影响。

高可用性

许多关注二级存储的资料缩减解决方案不是高可用的。这是由于它们必须立即恢复的备份或存档资料不像一级存储中那样关键。但是，甚至在二级存储中，这种概念也逐渐不再时兴，高可用性被作为一种选择增加到许多二级存储系统中。

可是，高可用性在主存储中并不是可选的选项。从资料缩减格式(被去重或被压缩)中读取资料的能力必须存在。在资料缩减解决方案中(其中去重被集成到存储阵列中)，冗余性是几乎总是高可用的存储阵列的必然结果。

在配件市场去重系统中，解决方案的一个组件以资料的原始格式向客户机提供去重的资料。这个组件就叫做读出器(reader)。读出器也必须是高可用的，并且是无缝地高可用的。一些解决方案具有在发生故障时在标準伺服器上载入读出器的能力。这类解决方案经常被用在近活跃的或更合适的存档资料上;它们不太适合非常活跃的资料集。

多数在线上压缩系统被插入系统中和网路上，放置(逻辑上)在交换机与存储之间。因此，它们由于网路基础设施级上几乎总是设计具有的高可用性而取得冗余性。沿着这些路径插入在线上专用设备实现了不需要IT管理人员付出额外努力的无缝的故障切换;它利用了已经在网路上所做的工作。