简介
将电路製造在半导体晶片表面上的积体电路又称薄膜（thin-film）积体电路。另有一种厚膜（thick-film）积体电路（hybrid integrated circuit）是由独立半导体设备和被动组件，集成到衬底或线路板所构成的小型化电路。从1949年到1957年，维尔纳·雅各比（Werner Jacobi）、杰弗里·杜默（Jeffrey Dummer）、西德尼·达林顿（Sidney Darlington）、樽井康夫（Yasuo Tarui）都开发了原型，但现代积体电路是由杰克·基尔比在1958年发明的。其因此荣获2000年诺贝尔物理奖，但同时间也发展出近代实用的积体电路的罗伯特·诺伊斯，却早于1990年就过世。
介绍
电晶体发明并大量生产之后，各式固态半导体组件如二极体、电晶体等大量使用，取代了真空管在电路中的功能与角色。到了20世纪中后期半导体製造技术进步，使得积体电路成为可能。相对于手工组装电路使用个别的分立电子组件，积体电路可以把很大数量的微电晶体集成到一个小晶片，是一个巨大的进步。积体电路的规模生产能力，可靠性，电路设计的模组化方法确保了快速採用标準化积体电路代替了设计使用离散电晶体。
积体电路对于离散电晶体有两个主要优势：成本和性能。成本低是由于晶片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只製作一个电晶体。性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。2006年，晶片面积从几平方毫米到350 mm2，每mm2可以达到一百万个电晶体。
第一个积体电路雏形是由杰克·基尔比于1958年完成的，其中包括一个双极性电晶体，三个电阻和一个电容器。
根据一个晶片上集成的微电子器件的数量，积体电路可以分为以下几类：
小型积体电路（SSI英文全名为Small Scale Integration）逻辑门10个以下或电晶体100个以下。
中型积体电路（MSI英文全名为Medium Scale Integration）逻辑门11~100个或 电晶体101~1k个。
大规模积体电路（LSI英文全名为Large Scale Integration）逻辑门101~1k个或 电晶体1,001~10k个。
超大规模积体电路（VLSI英文全名为Very large scale integration）逻辑门1,001~10k个或 电晶体10,001~100k个。
极大规模积体电路（ULSI英文全名为Ultra Large Scale Integration）逻辑门10,001~1M个或 电晶体100,001~10M个。
GLSI（英文全名为Giga Scale Integration）逻辑门1,000,001个以上或电晶体10,000,001个以上。
积体电路的发展
最先进的积体电路是微处理器或多核处理器的核心，可以控制计算机到手机到数字微波炉的一切。虽然设计开发一个複杂积体电路的成本非常高，但是当分散到通常以百万计的产品上，每个积体电路的成本最小化。积体电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度套用。这些年来，积体电路持续向更小的外型尺寸发展，使得每个晶片可以封装更多的电路。这样增加了每单位面积容量，可以降低成本和增加功能，见摩尔定律，积体电路中的电晶体数量，每1.5年增加一倍。总之，随着外形尺寸缩小，几乎所有的指标改善了，单位成本和开关功率消耗下降，速度提高。但是，集成纳米级别设备的IC也存在问题，主要是泄漏电流。因此，对于最终用户的速度和功率消耗增加非常明显，製造商面临使用更好几何学的尖锐挑战。这个过程和在未来几年所期望的进步，在半导体国际技术路线图中有很好的描述。
仅仅在其开发后半个世纪，积体电路变得无处不在，计算机、手机和其他数字电器成为社会结构不可缺少的一部分。这是因为，现代计算、交流、製造和交通系统，包括网际网路，全都依赖于积体电路的存在。甚至很多学者认为有积体电路带来的数字革命是人类历史中最重要的事件。IC的成熟将会带来科技的大跃进，不论是在设计的技术上，或是半导体的工艺突破，两者都是息息相关。
分类
积体电路的分类方法很多，依照电路属模拟或数字，可以分为：模拟积体电路、数字积体电路和混合信号积体电路（模拟和数字在一个晶片上）。
数字积体电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、触发器、多任务器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗（参见低功耗设计）并降低了製造成本。这些数字IC，以微处理器、数位讯号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。
模拟积体电路有，例如感测器、电源控制电路和运放，处理模拟信号。完成放大、滤波、解调、混频的功能等。通过使用专家所设计、具有良好特性的模拟积体电路，减轻了电路设计师的重担，不需凡事再由基础的一个个电晶体处设计起。
积体电路可以把模拟和数字电路集成在一个单晶片上，以做出如模拟数字转换器和数字模拟转换器等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。
製造
参见：半导体器件製造和积体电路设计
从1930年代开始，元素周期表中的化学元素中的半导体被研究者如贝尔实验室的威廉·肖克利（William Shockley）认为是固态真空管的最可能的原料。从氧化铜到锗，再到硅，原料在1940到1950年代被系统的研究。今天，儘管元素中期表的一些III-V价化合物如砷化镓套用于特殊用途如：发光二极体、雷射、太阳能电池和最高速积体电路，单晶硅成为积体电路主流的基层。创造无缺陷晶体的方法用去了数十年的时间。
半导体积体电路工艺，包括以下步骤，并重複使用：
光刻
刻蚀
薄膜(化学气相沉积或物理气相沉积）
掺杂（热扩散或离子注入）
化学机械平坦化CMP
使用单晶硅晶圆（或III-V族，如砷化镓）用作基层，然后使用光刻、掺杂、CMP等技术製成MOSFET或BJT等组件，再利用薄膜和CMP技术製成导线，如此便完成晶片製作。因产品性能需求及成本考量，导线可分为铝工艺（以溅镀为主）和铜工艺（以电镀为主参见Damascene）。主要的工艺技术可以分为以下几大类：黄光微影、刻蚀、扩散、薄膜、平坦化製成、金属化製成。
IC由很多重叠的层组成，每层由视频技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连线（过孔或接触层）。所有的组件由这些层的特定组合构成。
在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成电晶体。
电阻结构，电阻结构的长宽比，结合表面电阻係数，决定电阻。
电容结构，由于尺寸限制，在IC上只能产生很小的电容。
更为少见的电感结构，可以製作晶片载电感或由迴旋器模拟。
因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型组件（如双极性电晶体）消耗的电流少很多。透过电路的设计，将多颗的电晶体管画在硅晶圆上，就可以画出不同作用的积体电路。
随机存取存储器是最常见类型的积体电路，所以密度最高的设备是存储器，但即使是微处理器上也有存储器。儘管结构非常複杂－几十年来晶片宽度一直减少－但积体电路的层依然比宽度薄很多。组件层的製作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特徵都非常小，对于一个正在调试製造过程的过程工程师来说，电子显微镜是必要工具。
在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。每个好的die被焊在“pads”上的铝线或金线，连线到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的製造成本的25%，但是对于低产出，大型和/或高成本的设备，可以忽略不计。
在2005年，一个製造厂（通常称为半导体工厂，常简称fab，指fabrication facility）建设费用要超过10亿美元，因为大部分操作是自动化的。
製造过程
晶片製作完整过程包括晶片设计、晶片製作、封装製作、测试等几个环节，其中晶片製作过程尤为的複杂。
首先是晶片设计，根据设计的需求，生成的“图样”
晶片的原料晶圆
晶圆的成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将这些纯硅製成硅晶棒，成为製造积体电路的石英半导体的材料，将其切片就是晶片製作具体所需要的晶圆。晶圆越薄，生产的成本越低，但对工艺就要求的越高。
晶圆涂膜
晶圆涂膜能抵抗氧化以及耐温能力，其材料为光阻的一种。
晶圆光刻显影、蚀刻
光刻工艺的基本流程如图1所示。首先是在晶圆（或衬底）表面涂上一层光刻胶并烘乾。烘乾后的晶圆被传送到光刻机里面。光线透过一个掩模把掩模上的图形投影在晶圆表面的光刻胶上，实现曝光，激发光化学反应。对曝光后的晶圆进行第二次烘烤，即所谓的曝光后烘烤，后烘烤是的光化学反应更充分。最后，把显影液喷洒到晶圆表面的光刻胶上，对曝光图形显影。显影后，掩模上的图形就被存留在了光刻胶上。涂胶、烘烤和显影都是在匀胶显影机中完成的，曝光是在光刻机中完成的。匀胶显影机和光刻机一般都是在线上作业的，晶圆通过机械手在各单元和机器之间传送。整个曝光显影系统是封闭的，晶圆不直接暴露在周围环境中，以减少环境中有害成分对光刻胶和光化学反应的影响。
该过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到晶片的外形。在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这时可以用上第一份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其沖走。这样剩下的部分就与遮光物的形状一样了，而这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。
掺加杂质
将晶圆中植入离子，生成相应的P、N类半导体。
具体工艺是是从硅片上暴露的区域开始，放入化学离子混合液中。这一工艺将改变搀杂区的导电方式，使每个电晶体可以通、断、或携带数据。简单的晶片可以只用一层，但複杂的晶片通常有很多层，这时候将该流程不断的重複，不同层可通过开启视窗联接起来。这一点类似多层PCB板的製作原理。 更为複杂的晶片可能需要多个二氧化硅层，这时候通过重複光刻以及上面流程来实现，形成一个立体的结构。
晶圆测试
经过上面的几道工艺之后，晶圆上就形成了一个个格状的晶粒。通过针测的方式对每个晶粒进行电气特性检测。一般每个晶片的拥有的晶粒数量是庞大的，组织一次针测试模式是非常複杂的过程，这要求了在生产的时候儘量是同等晶片规格构造的型号的大批量的生产。数量越大相对成本就会越低，这也是为什么主流晶片器件造价低的一个因素。
封装
将製造完成晶圆固定，绑定引脚，按照需求去製作成各种不同的封装形式，这就是同种晶片核心可以有不同的封装形式的原因。比如：DIP、QFP、PLCC、QFN等等。这里主要是由用户的套用习惯、套用环境、市场形式等外围因素来决定的。
测试、包装
经过上述工艺流程以后，晶片製作就已经全部完成了，这一步骤是将晶片进行测试、剔除不良品，以及包装。
封装
最早的积体电路使用陶瓷扁平封装，这种封装很多年来因为可靠性和小尺寸继续被军方使用。商用电路封装很快转变到双列直插封装，开始是陶瓷，之后是塑胶。1980年代，VLSI电路的针脚超过了DIP封装的套用限制，最后导致插针格线数组和晶片载体的出现。
表面贴着封装在1980年代初期出现，该年代后期开始流行。它使用更细的脚间距，引脚形状为海鸥翼型或J型。以Small-Outline Integrated Circuit（SOIC）为例，比相等的DIP面积少30－50%，厚度少70%。这种封装在两个长边有海鸥翼型引脚突出，引脚间距为0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封装。1990年代，儘管PGA封装依然经常用于高端微处理器。PQFP和thin small-outline package（TSOP）成为高引脚数设备的通常封装。Intel和AMD的高端微处理现在从PGA（Pine Grid Array）封装转到了平面格线阵列封装（Land Grid Array，LGA）封装。
球栅数组封装封装从1970年代开始出现，1990年代开发了比其他封装有更多管脚数的覆晶球栅数组封装封装。在FCBGA封装中，晶片（die）被上下翻转（flipped）安装，通过与PCB相似的基层而不是线与封装上的焊球连线。FCBGA封装使得输入输出信号阵列（称为I/O区域）分布在整个晶片的表面，而不是限制于晶片的外围。如今的市场，封装也已经是独立出来的一环，封装的技术也会影响到产品的质量及良率。
