边界扫描
概述
随着微电子技术进入超大规模积体电路时代，电路的高度复杂性及多层印製板、表面贴装(SMT)、圆片规模集成(WSI)和多晶片模组(MCM)技术在电路系统中的运用，使得电路节点的物理可访问性正逐步削减以至于消失，电路和系统的可测试性急剧下降，测试费用在电路和系统总费用中所佔的比例在不断上升。针对电路的器件布局日益复杂、元器件复杂的封装、密集的管脚;线路板小型化、线越来越细等这些问题就会给电路的线路检测、线路板故障的检查以及排除和FLASH、CPLD ISP(线上编程)带来很大的麻烦，用传统的ICT(线路检测设备)已经很难，甚至不可能解决这些问题，因此人们开始寻求更方便、更快捷的方式来替代传统的检测手段。现在一种叫边界扫描的技术越来越多引起人们的注意，套用比较广泛的是JTAG接口协定，基于JTAG协定而开发的边界扫描产品也越来越多:
边界扫描测试是在 20 世纪 80 年代中期作为解决 PCB 物理访问问题的 JTAG 接口发展起来的，基于JTAG协定而开发的边界扫描产品也越来越多。
JTAG测试的广泛套用和科技的发展，适用于JTAG测试的工业标準也在逐步推进，从最初的用于互连测试的IEEE 1149.1工业标準，到1999年推出的适合数模混合测试的IEEE Std 1149.4-1999，再到2000年推出的可以对Flash，CPLD，FPGA进行ISP(In System Programming系统内编程)的IEEE 1532-2000。JTAG测试的功能逐渐强大和完善，从而在更多的领域得到越来越广泛地套用，并已成为国际上通用的电路板测试方法。
原理
IEEE 1149.1 标準规定了一个四线串列接口(第五条线是可选的)，该接口称作测试访问连线埠 (TAP)，用于访问复杂的积体电路 (IC)，例如微处理器、DSP、ASIC 和 CPLD。除了 TAP 之外，混合 IC内部也包含移位暂存器和状态机，以执行边界扫描功能。
在 TDI(测试资料输入)引线上输入到晶片中的资料存储在指令暂存器中或资料暂存器中。串列资料从 TDO(测试资料输出)引线上离开晶片。 边界扫描逻辑由 TCK(测试时锺)上的信号计时，而且 TMS(测试模式选择)信号驱动 TAP 控製器的状态。 TRST*(测试重置)是可选项，而且可作为硬体重置信号。
在 PCB 上可串列互连多个可兼容扫描功能的 IC，形成一个或多个边界扫描链，每一个链有其自己的 TAP。 每一个扫描链提供电气访问，从串列 TAP 接口到作为链的一部分的每一个 IC 上的每一个引线。 在正常操作过程中，IC 执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，资料可以传送到 IC 中，并且使用串列接口从 IC 中读取出来。 这样的资料可以用来激活设备核心，将信号从设备引线传送到 PCB 上，读出 PCB 的输入引线并读出设备输出。
测试系统
(1)ScanWorks测试软体结构
ScanWorks测试软体主要实现两个功能:1. 根据网路表和JTAG晶片的BSDL档案，产生包含所需要的测试资料串(脉沖序列代码)的测试程式;2. 生成存储器和可程式器件线上烧录资料。
ScanWorks测试软体基本功能还包括:
·生成测试覆盖率报告
·测试错误的分析诊断(管脚级)及图形显示
·程式调试
·执行存储器测试
·可程式器件程式烧录
(2) ScanWorks测试系统硬体结构
ScanWorks测试系统硬体的功能:将程式中的测试资料串(脉沖序列代码)转换成实际的脉沖序列，输出给待测电路板，并且接收测试资料回到测试系统中，从而实施测试。简单的讲就是测试系统与待测电路板的通讯接口。
ScanWorks测试系统硬体基本包括:
·一台PC, Windows XP，2000 or NT的作业系统
·卡式JTAG控製器(PCI-100，PCI-400 PCI card)
·接口适配盒
·电缆
美国公司
美国ASSET InterTech边界扫描公司是一家有13年历史,专业从事边界扫描技术开发与研究的公司，其开发的边界扫描工具在销售市场的佔有率第一，并且与摩托罗拉，诺基亚，思科等知名公司有着长期良好的合作关系，在边界扫描项目中连续三年获得Best in Test大奖，参与(IEEE1149.1, 1149.4, 1532,1149.6,IJTAG)标準的製定，在业内享有良好的口碑和信誉。美国的ASSET公司利用边界扫描的技术开发了的线路检测设备，相对于传统的检测方式，ASSET公司开发的新产品具有尺寸小、使用方便以及可靠性高等特点。
PCI-400特点
大容量: 超过7000个零件模型
速度快:2~10秒準确找出故障点，整板测试时间小于30秒(不包括Flash编程)
準确率高:可以準确定位至网路或零件脚
资料分析:对故障点进行準确的分析并产生详细的报告
套用範围:
F準确的测试线路的开短路
解决PCB测试点减少的问题(针对于物理探测点少)
F测试晶片的焊接问题 (特别是BGA)
F可以直接在板上通过边界扫描晶片对可程式晶片进行编程(包括FLASH和CPLD等)
F对新产品的测试使用时间短
F快速生产测试可以节省测试时间
F高级与快速板卡修理
F测试和技术再利用 (产品周期), 随时 –随地测试 – 无需培训 (运行测试)
